Слайды и текст доклада
Pic.1
Лекция Тема: Структурная организация основной памяти
Pic.2
Функции запоминающего элемента элемент может находится в одном из двух устойчивых (или квазиустойчивых) состояний, одно из которых интерпретируется как хранение двоичного кода 1, а другое — кода 0; в …
Pic.3
Функциональная схема запоминающего элемента
Pic.4
Функциональная схема запоминающего элемента Элемент имеет три вывода, по которым могут передаваться электрические сигналы Сигнал на выводе Выборка выбирает элемент для выполнения операции Сигнал на …
Pic.5
Функциональная схема запоминающего элемента В режиме записи на третий вывод, Ввод/считывание, подается сигнал, соответствующий записываемому двоичному коду: 0 или 1 В режиме чтения третий вывод …
Pic.6
Логическая структура микросхемы памяти Запоминающие элементы поступают к конструктору в виде микросхемы, в которую "упаковано" множество ЗЭ и необходимые для поддержки их функционирования …
Pic.7
Логическая структура микросхемы памяти Один крайний вариант — физически скомпоновать массив ячеек в модуле таким образом, чтобы модуль имел длину слова, соответствующую длине слова всего ЗУ …
Pic.9
Запоминающий массив На рисунке показана типичная организация DRAM-модуля емкостью 16 Мбит, в котором за одно обращение считывается/записывается 4 бит Запоминающие элементы в модуле разделены на …
Pic.10
Запоминающий массив Каждая горизонтальная линия подключена к выводам Выборка запоминающих элементов данной строки матрицы Каждая вертикальная линия подключена к выводам Управление запоминающих …
Pic.11
Работа схемы На линии адреса подается код адреса слова, к которому производится обращение Количество линий адреса п связано с количеством адресуемых слов модуля соотношением п = log2M 11 адресных …
Pic.12
Работа схемы Еще 11 адресных линий выбирают один из 2048 столбцов в каждой из четырех матриц В результате на шину данных будет передан код, считанный с элемента, который находится на пересечении …
Pic.13
Работа схемы В режиме Запись вентиль, подключенный к выходу соответствующего разряда входного буфера, передает 0 или 1 В режиме Чтение значение с вывода считывания матрицы передается через усилитель …
Pic.14
Работа схемы Поскольку с одного модуля за одно обращение считывается только 4 бит, запоминающее устройство должно включать несколько однотипных DRAM-модулей, которые в совокупности и образуют слово …
Pic.15
Работа схемы Модуль содержит только 11 адресных выводов — ровно половину от того количества, которое необходимо для адресации 2048х2048=222 элементов Применяется последовательная передача …
Pic.16
Работа схемы Первые 11 бит направляются в схему выборки строки и сопровождаются внешним сигналом RAS (row address select) Вторые 11 бит направляются в схему выборки столбца и сопровождаются внешним …
Pic.17
Работа схемы В составе обрамления DRAM-модуля имеется схема управления регенерацией При регенерации обращение к модулю запрещается на время обновления данных во всех запоминающих элементах Счетчик …
Pic.18
Конструкция микросхемы памяти
Pic.19
RAS (row address select) в схему выборки строки; RAS (row address select) в схему выборки строки; CAS (column address select) в схему выборки столбца; WE (write enable) - режим записи; ОЕ (output …
Pic.20
Организация ЗУ из нескольких модулей Если для построения ЗУ выбраны модули с организацией 1 бит в корпусе, то потребуется столько модулей, сколько битов в машинном слове Рассмотрим структурную схему …
Pic.22
Организация ЗУ из нескольких модулей Для адресации одной из 256К ячеек необходим 18-разрядный код адреса (218= 256К), который поступает в ЗУ с линий адреса системной магистрали Контроллер ЗУ передает …
Pic.23
Организация ЗУ из нескольких модулей Если же требуется построить ЗУ большего объема, нужно организовать модули в виде массива
Pic.25
Организация ЗУ из нескольких модулей Емкость рассматриваемого ЗУ 1 Мбайт В качестве элементной базы использованы все те же RAM-модули емкостью 256 Кбит с организацией 256Кх1 Модули организованы в …
Pic.26
Организация ЗУ из нескольких модулей Младшие 18 разрядов направляются параллельно на все 32 RAM-модуля устройства Два старших разряда направляются на вход дешифратора выбора столбца модулей
Скачать презентацию
Если вам понравился сайт и размещенные на нем материалы, пожалуйста, не забывайте поделиться этой страничкой в социальных сетях и с друзьями! Спасибо!