Презентация «Память в вычислительных системах»

Смотреть слайды в полном размере
Презентация «Память в вычислительных системах»

Вы можете ознакомиться с презентацией онлайн, просмотреть текст и слайды к ней, а также, в случае, если она вам подходит - скачать файл для редактирования или печати. Документ содержит 59 слайдов и доступен в формате ppt. Размер файла: 14.04 MB

Просмотреть и скачать

Pic.1
Память в вычислительных системах Кафедра ВТ, Туляков В. С.
Память в вычислительных системах Кафедра ВТ, Туляков В. С.
Pic.2
Характеристики запоминающих устройств Емкость. Разрядность. Способ доступа. Физический тип или тип н
Характеристики запоминающих устройств Емкость. Разрядность. Способ доступа. Физический тип или тип носителя. Быстродействие. Способ организации. Стоимость.
Pic.3
Простейшее ЗУ и его диаграмма работы
Простейшее ЗУ и его диаграмма работы
Pic.4
Иерархия ЗУ
Иерархия ЗУ
Pic.5
Классификация полупроводниковых ЗУ
Классификация полупроводниковых ЗУ
Pic.6
Оперативная память RAM (Random Access Memory) – память с произвольным доступом.
Оперативная память RAM (Random Access Memory) – память с произвольным доступом.
Pic.7
SRAM
SRAM
Pic.8
Способы организации ЗУ Структура 2D; Структура 3D; Структура 2DM; Блочные структуры; Структура видео
Способы организации ЗУ Структура 2D; Структура 3D; Структура 2DM; Блочные структуры; Структура видеопамяти; Буфер FIFO; Буфер LIFO; Буфер круговой; Кэш память;
Pic.9
Структура 2D ЗЭ образуют прямоугольную матрицу
Структура 2D ЗЭ образуют прямоугольную матрицу
Pic.10
Структура 3D Используется принцип двухкоординатной выборки. Применяется в ЗУ с многоразрядной – слой
Структура 3D Используется принцип двухкоординатной выборки. Применяется в ЗУ с многоразрядной – слойной организацией.
Pic.11
Структура 2DM Сочетает достоинства двух предыдущих.
Структура 2DM Сочетает достоинства двух предыдущих.
Pic.12
Блочные структуры ЗУ С увеличением емкости матрицы ЗЭ возрастают длины линий выборки и записи-считыв
Блочные структуры ЗУ С увеличением емкости матрицы ЗЭ возрастают длины линий выборки и записи-считывания и емкостные нагрузки на них. В результате снижается быстродействие.
Pic.13
Блочная организация оперативной памяти
Блочная организация оперативной памяти
Pic.14
Увеличение разрядности памяти на ИС
Увеличение разрядности памяти на ИС
Pic.15
Много портовые ОЗУ Обеспечивают возможность одновременного доступа к памяти двух устройств (Процессо
Много портовые ОЗУ Обеспечивают возможность одновременного доступа к памяти двух устройств (Процессоров).
Pic.16
Буфер FIFO
Буфер FIFO
Pic.17
Буфер LIFO
Буфер LIFO
Pic.18
Круговой буфер
Круговой буфер
Pic.19
Схема взаимодействия процессора ОЗУ и кэш-памяти
Схема взаимодействия процессора ОЗУ и кэш-памяти
Pic.20
Запоминающий элемент КМОП
Запоминающий элемент КМОП
Pic.21
Асинхронная статическая память
Асинхронная статическая память
Pic.22
Статическая память КМ185 РУ7
Статическая память КМ185 РУ7
Pic.23
Статическая память КМ185 РУ7
Статическая память КМ185 РУ7
Pic.24
Статическая память КМ185 РУ7
Статическая память КМ185 РУ7
Pic.25
Синхронная статическая память
Синхронная статическая память
Pic.26
Искусственная энергонезависимость статических ЗУ для КМОП
Искусственная энергонезависимость статических ЗУ для КМОП
Pic.27
Искусственная энергонезависимость статических ЗУ – NV-SRAM
Искусственная энергонезависимость статических ЗУ – NV-SRAM
Pic.28
Динамические ЗУ. Базовая структура запоминающей ячейки
Динамические ЗУ. Базовая структура запоминающей ячейки
Pic.29
Особенности динамических ЗУ Поток обращений к динамическому ЗУ должен учитывать состояние в котором
Особенности динамических ЗУ Поток обращений к динамическому ЗУ должен учитывать состояние в котором оно находится. Регенерация может быть циклической или после чтения.
Pic.30
Считывание и запись в динамической ячейке памяти
Считывание и запись в динамической ячейке памяти
Pic.31
Внешняя организация DRAM
Внешняя организация DRAM
Pic.32
Организация микросхем динамической памяти
Организация микросхем динамической памяти
Pic.33
Структурная схема динамической памяти
Структурная схема динамической памяти
Pic.34
Сигналы RAS и CAS в управлении DRAM
Сигналы RAS и CAS в управлении DRAM
Pic.35
Методы повышения быстродействия динамических ЗУ Быстрый страничный доступ. Используется принцип лока
Методы повышения быстродействия динамических ЗУ Быстрый страничный доступ. Используется принцип локальности следования адресов. Не требуется смена установленного адреса полностью. Пакетная передача …
Pic.36
Эволюция оперативной памяти динамического типа FPM – Fast Page Mode – динамическая память с быстрым
Эволюция оперативной памяти динамического типа FPM – Fast Page Mode – динамическая память с быстрым страничным доступом. EDO – Extended Data Out. Расширенное время удержания данных на выходе. BEDO – …
Pic.37
Асинхронная динамическая память FPM DRAM FPM – Fast Page Mode – динамическая память с быстрым страни
Асинхронная динамическая память FPM DRAM FPM – Fast Page Mode – динамическая память с быстрым страничным доступом. ИДЕЯ – предполагается, что данные, к которым происходит обращение расположены …
Pic.38
Асинхронная динамическая память EDO DRAM EDO – Extended Data Out. Расширенное время удержания данных
Асинхронная динамическая память EDO DRAM EDO – Extended Data Out. Расширенное время удержания данных на выходе. Идея – повторяет принцип FPM , но на выходе микросхемы памяти устанавливают регистры …
Pic.39
Асинхронная динамическая память BEDO DRAM BEDO – Burst EDO – вариант памяти с пакетным доступом. ИДЕ
Асинхронная динамическая память BEDO DRAM BEDO – Burst EDO – вариант памяти с пакетным доступом. ИДЕЯ – считывать не единичные данные , а пакет или блок данных. В схему вводится счетчик столбцов.
Pic.40
Недостаток асинхронной динамической памяти Процессор ждет выполнение операций с памятью. Других дейс
Недостаток асинхронной динамической памяти Процессор ждет выполнение операций с памятью. Других действий при этом он выполнять не может. Таким образом, производительность системы падает.
Pic.41
Переход к синхронной динамической памяти. Особенности организации. Увязка операций с тактирующими си
Переход к синхронной динамической памяти. Особенности организации. Увязка операций с тактирующими сигналами. Буферизация адресов и данных. Многобанковые структуры. Пакетный режим. Конвейеризация …
Pic.42
Синхронная динамическая память SDRAM Синхронизация входных и выходных сигналов с тактами системного
Синхронная динамическая память SDRAM Синхронизация входных и выходных сигналов с тактами системного генератора. Но при этом управление памятью усложняется. Весь массив памяти делится на два банка. В …
Pic.43
Синхронная динамическая память SDRAM
Синхронная динамическая память SDRAM
Pic.44
Синхронная динамическая память DDR (Double Data Rate) DDR означает удвоенную скорость передачи данны
Синхронная динамическая память DDR (Double Data Rate) DDR означает удвоенную скорость передачи данных при вводе выводе. По переднему и заднему фронту синхросигнала.
Pic.45
Структура DDR SDRAM Samsung 128 Мбит
Структура DDR SDRAM Samsung 128 Мбит
Pic.46
Память DDR2 SDRAM
Память DDR2 SDRAM
Pic.47
Модули DDR2
Модули DDR2
Pic.48
Память DDR3 SDRAM Логическое развитие DDR2. Стандарт принят в 2007 году и к 2010 занял основную долю
Память DDR3 SDRAM Логическое развитие DDR2. Стандарт принят в 2007 году и к 2010 занял основную долю рынка. Возможная частота работы до 1800 МГц и выше. Питание 1. 5 В.
Pic.49
Характеристики модулей DDR3
Характеристики модулей DDR3
Pic.50
Развитие технологии DDR
Развитие технологии DDR
Pic.51
Rambus DRAM Применяется в графических и мультимедийных приложениях – там где надо выдать длинную пос
Rambus DRAM Применяется в графических и мультимедийных приложениях – там где надо выдать длинную последовательность слов. Это задача формирования изображения на экране. Основное новшество – 16 …
Pic.52
RLDRAM (Reduced Latency DRAM) Идея – уменьшение длительности полного цикла обращения к памяти , за с
RLDRAM (Reduced Latency DRAM) Идея – уменьшение длительности полного цикла обращения к памяти , за счет передачи адреса за один такт без RAS и CAS.
Pic.53
FCRAM (Fast Cycle RAM) Идея – сегментация ядра памяти и выполнение одновременной адресации к ячейкам
FCRAM (Fast Cycle RAM) Идея – сегментация ядра памяти и выполнение одновременной адресации к ячейкам сегмента. Режим страничного доступа не поддерживается. Для некомпьютерных применений (телефоны). …
Pic.54
Перспективные ЗУ FRAM – ферроэлектрические. PFRAM – полимерно-ферроэлектрические. MRAM – магниторези
Перспективные ЗУ FRAM – ферроэлектрические. PFRAM – полимерно-ферроэлектрические. MRAM – магниторезистивные.
Pic.55
Виды модулей оперативной памяти SIMM – (Single In-line Memory Module) - печатная плата с односторонн
Виды модулей оперативной памяти SIMM – (Single In-line Memory Module) - печатная плата с односторонним краевым разъемом типа «слот» на 30 или 72 контакта. Емкость 256 к, 1,4,8,32,64 Мбайт. С …
Pic.56
Виды модулей оперативной памяти DIMM (Dual In-line Memory Module) – печатная плата с двухсторонним р
Виды модулей оперативной памяти DIMM (Dual In-line Memory Module) – печатная плата с двухсторонним разъемом типа слот 168 контактов. Для работы с 64 разрядной шиной данных. Емкость 16, 32, 64,128, …
Pic.57
Организация памяти на модулях DIMM DDR2
Организация памяти на модулях DIMM DDR2
Pic.58
Виды модулей оперативной памяти RIMM (Rambus In-line Memory Module) – похожи на модули DIMM, микросх
Виды модулей оперативной памяти RIMM (Rambus In-line Memory Module) – похожи на модули DIMM, микросхемы памяти установлены с двух сторон платы, имеют специальные металлические экраны, требуют …
Pic.59
Энергонезависимые ОЗУ Микросхемы BBSRAM (Battery-Back SRAM) – обычные ОЗУ со встроенным литиевым акк
Энергонезависимые ОЗУ Микросхемы BBSRAM (Battery-Back SRAM) – обычные ОЗУ со встроенным литиевым аккумулятором. Микросхемы NVRAM (Non-Volatile RAM) – в одном корпусе статическое ОЗУ и …


Скачать презентацию

Если вам понравился сайт и размещенные на нем материалы, пожалуйста, не забывайте поделиться этой страничкой в социальных сетях и с друзьями! Спасибо!